

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11032001 A

(43) Date of publication of application: 02 . 02 . 99

(51) Int. CI

H04B 7/08 H04L 27/38 H04L 27/22

(21) Application number: 09182882

(22) Date of filing: 08 . 07 . 97

(71) Applicant:

SANYO ELECTRIC CO LTD

(72) Inventor:

IINUMA TOSHINORI

(54) DIVERSITY RECEIVER


(57) Abstract:

PROBLEM TO BE SOLVED: To essentially enlarge the dynamic range of a synthesis coefficient and to prevent the error of size decision at the time of decoding by uniformly raising a level, in the case that the respective synthesis coefficients for indicating weighting for respective reception systems used for synthesizing the respective pieces of reception information obtained in the plural reception systems are all equal to or less than a threshold value.

SOLUTION: The synthesis coefficients Ck {(k)=1, 2, 3, 4} used for the weighting for the respective reception systems in synthesis diversity are data for indicating a reception level. When the synthesis coefficients Ck are inputted, a conversion part 314 compares them with the threshold level, 0.25 for instance, and in the case that they are all smaller than the threshold, the synthesis coefficients Tk {(k)=1,2,3,4} for which the respective synthesis coefficients Ck are shifted (quadrupled) by two bits to a higher order digit are outputted. Phase modulation parts 329-332 output phase data θk {(k)=1,2,3,4}. In component ROMs 317-320 and Q component ROMs 321-324 output Tk2cosθk and the Tk2 sin&theta:k. Since the level of the value of Tk has

been raised, decision in a decision part 327 is accurately performed.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-32001

(43)公開日 平成11年(1999)2月2日

(51) Int.Cl. ⁶		識別記号	FΙ		
H04B	7/08		H04B	7/08	D
H04L	27/38		H04L	27/00	G
	27/22			27/22	Z


		審査請求	未請求 請求項の数5 OL (全 9 頁)	
(21)出願番号	特顧平9 -182882	(71)出願人	000001889 三洋電機株式会社	
(22)出顧日	平成9年(1997)7月8日	(72)発明者	大阪府守口市京阪本通2丁目5番5号 飯沼 敏範 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内	
		(74)代理人	弁理士 中島 司朗	

(54) 【発明の名称】 ダイバーシチ受信装置

(57)【要約】

【課題】 判定誤りを防ぐダイバーシチ受信装置を提供することを目的とする。

【解決手段】 複数の受信系統で得られる各受信情報を受信系統毎の重み付けを表す合成係数を用いて合成するダイバーシチ装置であって、受信系統毎の合成係数を一律にレベルアップする変換部314と、レベルアップされた合成係数を用いて受信情報を合成するI成分ROM、Q成分ROM、I成分加算器325、Q成分加算器326とを備える。



30

40



【請求項1】 複数の受信系統で得られる各受信情報を 受信系統毎の重み付けを表す合成係数を用いて合成する ダイバーシチ装置であって、

受信系統毎の合成係数を一律にレベルアップするレベル アップ手段と、

レベルアップされた合成係数を用いて受信情報を合成する合成手段とを備えることを特徴とするダイバーシチ受信装置。

【請求項2】 前記レベルアップ手段は、

受信系統毎の合成係数が何れもしきい値よりも小さいか どうかを判定する判定手段と、

判定手段により小さいと判定されたとき、全ての合成係 数に定数を乗算する乗算手段とを有することを特徴とす る請求項1記載のダイバーシチ受信装置。

【請求項3】 各合成係数は所定のビット数で表され、 前記しきい値は所定ビット数で表される最大値の2分の 1以下の値であることを特徴とする請求項2記載のダイ バーシチ受信装置。

【請求項4】 前記レベルアップ手段は、

受信系統毎の合成係数が何れも前記最大値の2分の1よりも小さいかどうかを判定する判定手段と、

判定手段により小さいと判定されたとき、全ての合成係 数を2倍にする乗算手段と、

乗算手段により2倍にされた合成係数が前記判定手段により2分の1よりも小さいと判定されなくなるまで、判定手段と乗算手段とを繰り返し動作させる制御手段とを有することを特徴とする請求項1記載のダイバーシチ受信装置。

【請求項5】 前記合成係数は、受信系統毎に得られる 受信電界強度と、受信系統毎に得られる受信情報の確か らしさを表すパラメータとの何れかであることを特徴と する請求項1ないし4記載のいずれかのダイバーシチ受 信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、無線通信機器に用いられるダイバーシチ受信装置に関し、特に複数の受信信号を重み付けして合成するダイバーシチ受信装置に関する。

[0002]

【従来の技術】従来、デジタル方式の通信機器においては、伝送の効率化のために、デジタルの情報信号(ベースバンド信号)で搬送被信号を変調することによって、情報信号の伝送が行われている。このような変調の方式としては、デジタルのベースバンド信号(変調信号)に応じて搬送被信号の振幅を変化させる振幅変調方式(AS K:Amplitude Shift Keying)、変調信号に応じて搬送波の周波数を変位させる周波数変調方式(FSK:Frequency Shift Keying)、変調信号に応じて搬送波の伯相を変化

させる位相変調方式 (PSK:Phase Shift Keying) 、変調信号に応じて搬送波の振幅及び位相をそれぞれ独立して変化させる直交振幅変調方式 (QAM:Quadrature Amplitu de Moduration) などの種々の方式が用いられている。

【0003】これらのデジタル変調方式は、移動通信等に適用した場合、電波の反射や散乱などの影響で受信レベルが激しく変動するフェージング現象によって受信性能が著しく劣化することが知られている。フェージングによる受信レベル低下を補う有効な方法として複数の受信系を用いて受信を行うダイバーシチ受信等が実用化されている。

【0004】ダイバーシチ受信の方式には、各受信系の中で最大受信レベルの受信信号を選択して復調を行う選択合成方式、各受信系の信号を等レベルで合成して復調を行う等利得合成方式、各受信系の信号を受信レベルに比例した重み付けを行った後合成して復調を行う最大比合成方式がある。この中で最大比合成方式は、受信レベルがより大きい、すなわち、雑音の影響がより小さい信号ほど大きい重み付けをして合成するので、各受信信号を効果的に合成できる。

【0005】以下に、従来の最大比合成方式を説明する。図8は、従来の最大比合成ダイバーシチ受信装置の1例を示したもので4系統の受信信号を合成する構成となっている。この装置の場合、各入力端子701~704から入力される受信信号は移相器 (phase shifter)705~708により搬送波の位相を等しく揃えられた後、加算器709で合成され、復調器710にでデータ復調が行われるものである。この時、加算器709で信号が合成されるまでは、各信号は線形に増幅されており、従って合成は線形に行われる。

【0006】図9は、図8に示された従来の装置での信号合成をIQ(Inphase Quadrature) 平面上に示した図であり、ここでは理解の便宜のため2系統の受信信号を合成する例を記してある。図9において、S1、S2は受信信号を表し、S1S、S1NはS1の信号成分、ノイズ成分である。一般に、ノイズ成分は受信信号の大きさや受信系統に係わらずほぼ一定に加わるため、図では各系統の受信信号は、信号成分(S1S及びS2S)を中心とする同じ半径(すなわち、|S1N|=|S2N|)の円周上の点として記してある。図8の装置、すなわち、最大比合成ダイバーシチ受信装置では、各系統の受信信号は線形に合成され、すなわち、S1、S2がベクトル的に合成され、その結果得られた合成信号が復調器に入力されることになる。【0007】図10は、従来の最大比合成方式によるダイバーシチ受信装置を示す図である。本集費は、位相復

【0007】図10は、従来の最大比合成方式によるタイパーシチ受信装置を示す図である。本装置は、位相復調部329~332、I成分ROM317~320、Q成分ROM321~324、I成分加算器325、Q成分加算器326、判定部327及びクロック再生部328から構成される。位相復調部329は、さらに、入力

端子301、位相検出部305、位相遅延部309及び 位相加算部313からなり、PSK (Phase Shift Keyi ng) 変調方式に対応した位相検波型の遅延検波器を構成 している。

【0008】位相復調部330~332について、位相 復調部329と同様であるので説明を省略する。入力端 子301は、A/D変換器やリミタなどでデジタル化さ れた受信信号が本装置に入力される端子である。位相検 出部305は、入力端子301に入力された受信信号と 図示されていない局部発振器との位相比較を行うことに よって、デジタル化された検出位相を出力する。すなわ ち、位相検出部305は、受信信号の位相成分のみを検 出し、受信信号の振幅成分を必要としないため、ここで の線形増幅器は必要なくなる。

【0009】位相遅延部309は、位相検出部305か らの検出位相を1シンボル時間だけ遅延させて、遅延位 相としてを出力る。尚、1シンボル時間とは、送信デー タの周期に、多相PSKにおける相数を表す2の乗数、 例えば、4相(2³)の時は2、8相(2³)の時は3を 掛けた時間である。位相加算部313は、前記検出位相 と遅延位相との位相差分を算出し、位相データとして出 力する。これによって、各系統ごとに、対応する位相デ - θ kが得られる。

【0010】 I成分ROM317~320は、合成係数 Rkと位相データθkとの全ての組合せについての位相デ ータθkの余弦と受信レベルの量子化データ Rkの2乗の 積Rk²・cosθkを予め記憶している。本実施例では、R k及び θ kは、それぞれ8ピットからなるので、256通 りのRkと256通りのθkとの全ての組合せ、すなわ ち、2 ¹⁶通りの前記演算結果を記憶している。 I 成分R OM317~320は、合成係数Rkと位相加算部31 3~316からの位相データθkがそれぞれアドレスと して入力されると、それらの組合せに該当する前記演算 値Rk²・cosθkを出力する。

【0011】同様に、Q成分ROM321~324は、 合成係数 Rkと位相データ θkとの全ての組合せについて の位相データ θ kの正弦と受信レベルの量子化データ Rk の2乗の積Rk²・sinθkを予め記憶している。Q成分R OM321~324は、合成係数Rkと位相加算部31 3~316からの位相データθkがそれぞれアドレスと して入力されると、それらの組合せに該当する前記演算 値Rk²・sinθkを出力する。

【0012】I成分加算器325は、I成分ROM31 7~320から出力されたそれぞれの値を合計する。一 方、Q成分加算器326は、Q成分ROM321~32 4から出力されたそれぞれの値を合計する。判定部32 7は、クロック再生部328からのクロックに同期して I成分加算器325及びQ成分加算器326からのそれ ぞれの値をベクトル合成し、所定のしきい値との大小判 断の結果を復号データとして出力する。

【0013】クロック再生部328は、1成分加算器3 25及びQ成分加算器326からのデータに同期したク ロックを再生し、判定部327に送る。

[0014]

【発明が解決しようとする課題】しかし、従来のダイバ ーシチ受信装置においては、受信レベルRkの値が小さ い場合に、判定部327で判定誤りを起こすという問題 があった。なぜなら、Rkの値が小さい場合、そのダイ ナミックレンジが減少するので、I成分ROM317~ 10 320およびQ成分ROM321~324の出力値であ るRk²・cosθk、Rk²・sinθkは、Rkの値が小さいほ ど精度が低くなる。その精度の低い出力データがⅠ成分 加算器325および、Q成分加算器326で合計される と、さらに精度の低くなった値が出力される。そして、 判定部327においてベクトル合成された値について、 所定のしきい値との大小判断を行う時点で、精度が低い ため、大小判断の誤りを起こしやすくなるからである。 【0015】上記の点に鑑み、本発明は、上記判定誤り を防ぐダイバーシチ受信装置を提供することを目的とす る。

[0016]

20

【課題を解決するための手段】上記目的を達成するた め、本発明に係るダイバーシチ受信装置は、複数の受信 系統で得られる各受信情報を受信系統毎の重み付けを表 す合成係数を用いて合成するダイバーシチ装置であっ て、受信系統毎の合成係数を一律にレベルアップするレ ベルアップ手段と、レベルアップされた合成係数を用い て受信情報を合成する合成手段とを備えることを特徴と することができる。

【0017】また、前記レベルアップ手段は、受信系統 30 毎の合成係数が何れもしきい値よりも小さいかどうかを 判定する判定手段と、判定手段により小さいと判定され たとき、全ての合成係数に定数を乗算する乗算手段とを 有することを特徴とすることもできる。また、各合成係 数は所定のビット数で表され、前記しきい値は所定ビッ ト数で表される最大値の2分の1以下の値であることを 特徴とすることもできる。

【0018】また、前記レベルアップ手段は、受信系統 毎の合成係数が何れも前記最大値の2分の1よりも小さ いかどうかを判定する判定手段と、判定手段により小さ 40 いと判定されたとき、全ての合成係数を2倍にする乗算 手段と、乗算手段により2倍にされた合成係数が前記判 定手段により2分の1よりも小さいと判定されなくなる まで、判定手段と乗算手段とを繰り返し動作させる制御 手段とを有することを特徴とすることもできる。

【0019】前記合成係数は、受信系統毎に得られる受 信電界強度と、受信系統毎に得られる受信情報の確から しさを表すパラメータとの何れかであることを特徴とす ることもできる。

[0020] 50

10

30



6

【発明の実施の形態】

(第1実施例) 図1は、本発明の第1実施例に係る最大 比合成方式によるダイバーシチ受信装置を示す図であ る。本装置は、変換部314、位相復調部329~33 2、I成分ROM317~320、Q成分ROM321 ~324、I成分加算器325、Q成分加算器326、 判定部327及びクロック再生部328から構成され る。

【0021】変換部314は、合成ダイバーシチにおける受信系統毎の重み付けに用いられる合成係数Ckを一律にレベルアップした合成係数Tkに変換する。ここで合成係数Ckは、受信レベル (RSSI:Received Signal Strength Indicator)を表す信号であり、たとえば、8ビットで表されるディジタルデータである。また受信レベル信号は、位相復調部329内の高周波受信部(図外)によって検出される。一律にレベルアップするのは、合成係数のダイナミックレンジを損なわないようにするためである。

【0022】位相復調部329は、さらに、入力端子301、位相検出部305、位相遅延部309及び位相加算部313からなり、PSK (Phase Shift Keying) 位相変調方式に対応した位相検波型の遅延検波器を構成している。位相復調部330~332内部の構成は、位相復調部329と同様であるので説明を省略する。入力端子301は、A/D変換器によりデジタル化された受信信号が本装置に入力される端子である。

【0023】位相検出部305は、入力端子301に入力された受信信号と図示されていない局部発振器との位相比較を行うことによって、デジタル化された検出位相を出力する。すなわち、位相検出部305は、受信信号の振幅成分を除外した位相成分のみを検出する。位相遅延部309は、位相検出部305からの検出位相を1シンボル時間だけ遅延させて、遅延位相としてを出力する。

【0025】同様に、Q成分ROM321~324は、

合成係数Tkと位相データ θ kとの全ての組合せについての位相データ θ kの正弦と合成係数Tkの2乗との積Tk2・sin θ kを予め記憶している。ただし、1つの演算結果は、さらに複数のサンプル点のデータとして記憶されている。Q成分 $ROM321\sim324$ は、合成係数Tkと位相加算部313からの位相データ θ kがそれぞれアドレスとして入力されると、それらの組合せに該当する前記演算値Tk2・sin θ kをサンプル点毎に出力する。

【0026】I成分加算器325は、I成分ROM317~320から出力されたそれぞれの値を合計する。一方、Q成分加算器326は、Q成分ROM321~324から出力されたそれぞれの値を合計する。判定部327は、クロック再生部328からのクロックに同期してI成分加算器325及びQ成分加算器326からのそれぞれの値をベクトル合成し、所定のしきい値との大小判断の結果を復号データとして出力する。

【0027】クロック再生部328は、I成分加算器325及びQ成分加算器326からのデータに同期したクロックを再生し、判定部327に送る。図2は上記変換部314のより詳細な構成を示すブロック図である。変換部314は、判定部202、乗算器203~206を備え、合成係数Ckの全部がしきい値よりも小さい場合には、それらを一律にN倍するよう構成されている。

【0028】判定部202は、4つの合成係数Ckが入力されると、それらがしきい値より低いか否かを判定する。その結果、それらがいずれもしきい値より低い場合は、乗算器203~206にその旨を示す判定信号207を出力する。ここでしきい値は、合成係数Ckのフルレンジの1/4~1/8程度が望ましい。本実施例のしきい値は1/4としている。

【0029】乗算器203~206は、判定部202か 6判定信号207がそれぞれ入力されると、Ckに定数 Nを乗算して信号Tkを出力する。すなわち、Tk=Ck *N(k=1,2,3,4)である。ここでNは、しきい値の逆 数以下の値であればよく、本実施例では4としている。 図4は、判定部202のより詳細な構成を示すブロック 図である。

【0030】判定部202は、比較回路401~40 4、AND回路405より構成される。比較回路401 ~404は、それぞれしきい値を示すLEVEL1とC k (k=1,2,3,4) との大小を比較し、LEVEL1>Ck であるとき、信号をAND回路405に出力する。

【0031】AND回路405は、比較回路401~404全ての信号が入力されたとき、すなわち、CkがいずれもLEVEL1より小さいとき、判定信号207を出力する。図5は、上記乗算器203~206それぞれのより詳細な構成を示すブロック図の一例である。

【0032】乗算器203~206は、セレクタ501 ~508を備え、定数倍のみ実現するように構成され 50 る。セレクタ501~508は、判定部202からの判

R

定信号207の入力がない場合は8個の入力Aに入力された信号をXから出力し、入力がある場合は入力Bに入力された信号をXから出力する。入力Aには、Ckを表す8ビット信号並列に入力され、501が上位ビット、508が下位ビットである。セレクタ501~506の入力Bには、それぞれ2ビット下位の信号が入力され、セレクタ507、508には、0が入力される。たとえば、Ckが00101011であるとした場合、判定信号207の入力があるときは、セレクタ501~508は、入力Bに入力される信号をXから出力するので、Tkは10101100となる。これにより、Tk=Ck*4を実現している。

【0033】以上のように構成された本発明の第1実施例におけるダイバーシチ受信装置についてその動作を説明する。図3(a)は、変換部314に、入力される合成係数Ck(k=1,2,3,4)の値をグラフで表している。同図において、縦軸は、合成係数のフルレンジを表し、フルレンジの1/4の値をしきい値としている。合成係数Ckは、いずれもしきい値より小さい。

【0034】変換部314にこれらCkが入力されると、判定部202では、しきい値と合成係数Ckとの大小を比較する。比較した結果、合成係数Ckはいずれもしきい値より小さいので、その旨を示す判定信号207を乗算器203~206に出力する。判定部203~206では、判定部202から判定信号207が入力されると、合成係数Ckを上位桁に2ビットシフトする。こうして、4(2²)倍された合成係数Tkが出力される(図3(b))。

【0035】一方、位相復調部329~332は、受信信号が入力されると、受信信号の振幅成分を除外した位相成分を検出し、この位相と、遅延させた位相との位相差分から位相データ θ k (k=1,2,3,4)を出力する。上記のTkと、 θ kとの入力を受けた I 成分ROM 317~320、Q成分ROM 321~324は、Tk²·cos θ k、Tk²·sin θ kを出力する。Tk²·cos θ k、Tk²·sin θ kを出力する。Tk²·cos θ k、Tk²·sin θ kは、Tkの値が小さいほど精度が低くなり、後々に悪影響を及ぼすことになるが、ここで使用されるTkは、変換部314でレベルアップされているので悪影響を及ぼす心配がない。

【0036】 $Tk^2 \cdot \cos\theta k$ 、 $Tk^2 \cdot \sin\theta k$ は、それぞれ I 成分加算器 325、 Q 成分加算器 326 で合成され T 、その結果が判定部 327 に出力される。判定部 327 では I 成分加算器 325 、 Q 成分加算器 326 からの 入力値をベクトル合成し、所定のしきい値との大小判断を行い、結果を復合データとして出力する。

【0037】 (第2実施例) 本実施例におけるダイバーシチ受信装置の概略構成は、図1と同様であるが、変換部314の内部構成が異なっている。異なる点は、変換部314が、マイクロプロセッサまたはDSP (Digital Signal Processor)により構成されている点である。

【0038】図6は、本実施例における変換部314の 処理内容を示すフローチャートである。変換部314 は、4つの合成係数Ckのうち、最も値の大きい信号値 をレジスタAに代入する(ステップ601)。変数Nに は、初期値0を代入しておく(ステップ602)。次 に、レジスタAの値としきい値(ここではフルレンジの 1/2) との大小を比較して、レジスタAの値がしきい 値より大きいとき (ステップ603:YES)、ステッ プ606の処理をして終了する。反対に、レジスタAの 値がしきい値以下のときは(ステップ603:NO)、 まず、変数Nに1増加した値を変数Nに代入し、次に、 レジスタAの値に2を乗算した値をレジスタAに代入 し、再びステップ603の判定へ戻る。このように、レ ジスタAの値がしきい値を越えるまで、ステップ603 ~605の処理を繰り返す。レジスタAの値がしきい値 を越えたとき、各合成係数についてCk*2"を計算し、 その値をTkとする。

【0039】なお、第1、2実施例では、合成係数Ckは、受信レベル (RSSI) 信号としているが、受信レベル20 信号の代わりに、受信情報の確からしさを表すパラメータ (乖離量)を使用してもよい。図7は、π/4 shift QPSKにおける位相データのアイパターン (位相データを、変調位相ごとに同期をとって重ね書きしたもの)を示している。乖離量L1、L2とは、各位相データにおける判定点の理想判定点に対する尤度をいい、乖離量が大きいほど理想的な信号、即ち、その受信信号に含まれる干渉波の割合が少ないことを意味する。

[0040]

40

【発明の効果】本発明にかかるダイバーシチ受信装置 は、複数の受信系統で得られる各受信情報を受信系統毎 の重み付けを表す合成係数を用いて合成するダイバーシ チ装置であって、受信系統毎の合成係数を一律にレベル アップするレベルアップ手段と、レベルアップされた合 成係数を用いて受信情報を合成する合成手段とを備える ので、従来技術に対して、合成係数のダイナミックレン ジを実質的に拡大しているので、合成の精度を損なわ ず、復号時の判定誤りを解消できるという効果がある。 前記レベルアップ手段は、受信系統毎の合成係数が何れ もしきい値よりも小さいかどうかを判定する判定手段 と、判定手段により小さいと判定されたとき、全ての合 成係数に定数を乗算する乗算手段とを有するので、汎用 的な乗算器を使用する必要がなく、定数倍のみの乗算で 良いので、ハードウェア規模が小さくて済むという効果 がある。

【0041】各合成係数は所定のビット数で表され、前記しきい値は所定ビット数で表される最大値の2分の1以下の値であるので、上記レベルアップ手段によってレベルアップされた場合に、レベルアップされた合成係数がフルレンジを越えるのを防ぎ、このため上記効果と同50様、復号時の判定誤りを解消できる。前記レベルアップ

3

手段は、受信系統毎の合成係数が何れも前記最大値の2分の1よりも小さいかどうかを判定する判定手段と、判定手段により小さいと判定されたとき、全ての合成係数を2倍にする乗算手段と、乗算手段により2倍にされた合成係数が前記判定手段により2分の1よりも小さいと判定されなくなるまで、判定手段と乗算手段とを繰り返し動作させる制御手段とを有するので、その処理手順が繰り返し処理を含み、上記効果に加えてソフトウェア的に実現することも可能である。

【図面の簡単な説明】

【図1】本発明の第1実施例に係る最大比合成方式によるダイバーシチ受信装置を示す図である。

【図2】変換部314のより詳細な構成を示すブロック図である。

【図3】変換部314に、入力される合成係数Ck (k=1,2,3,4) の値を示すグラフである。

【図4】判定部202のより詳細な構成を示すブロック 図である。

【図5】上記乗算器203~206それぞれのより詳細な構成を示すブロック図の一例である。

【図 6】本実施例における変換部314の処理内容を示すフローチャートである。

【図7】 π/4 shift QPSKにおける位相データのアイ

*パターン(位相データを、変調位相ごとに同期をとって 重ね書きしたもの)を示す図である。

10

【図8】従来の最大比合成ダイバーシチ受信装置を示す 図である。

【図9】上記図8に示された従来の装置での信号合成を IQ (Inphase Quadrature) 平面上に示した図である。

【図10】従来の最大比合成方式によるダイバーシチ受信装置を示す図である。

【符号の説明】

10 301 入力端子

305 位相検出部

309 位相遅延部

313 位相加算部

313~316 位相加算部

314 変換部

317~320 I成分ROM

321~324 Q成分ROM

325 I成分加算器

326 Q成分加算器


20 327 判定部

328 クロック再生部


329~332 位相復調部

330~332 位相復調部


【図1】




【図2】




【図4】



【図3】









【図7】


理想判定点 ブランチ1の判定点 ブランチ2の判定点



【図8】



【図9】



【図10】

